智能变电站动态重构技术研究

　    2）CPU板的FPGA板

　　CPU板的FPGA实现的功能比较复杂，为数据处理的核心部分。

　　FPGA同时接收左向和右向网络板FPGA的数据，并按照相应的顺序填写到SDRAM中，并使能中断信号，提示CPU可以接收网络数据。

　　由于SDRAM不能同时读写。当CPU响应FPGA中断接收数据时，将会同时占用FPGA和一片SDRAM的LocalBus，如果此时网络板FPGA有数据包传递进来的话，就只能缓冲到第二块SDRAM。然后发起中断，提示数据到来，CPU将会读取第二块SDRAM，以此类推，由两块SDRAM实现了双口RAM的功能。

　　由于CPU与FPGA之间只有一个LocalBus接口，当CPU与SDRAM进行数据通信时，LocalBus会被占用，此时CPU无法访问FPGA，最好增加一个SPI接口，CPU可以通过SPI接口适时访问FPGA。

　　2.2.2网络接口板

　　每个网络接口板配置8个网络接口。每个以太网口均有link及act指示灯，用于表征各网络接口及接口板的工作状态。通过更换元器件可实现网络的电接口或光接口。网络接口板通过FPGA实现以太网口驱动、网络接口板与CPU板的通信。网络接口板与背板联络，为光纤接口和CPU通信传递信息。网络接口板与CPU板之间采用光纤通信。

　　网络接口网络板硬件框图如图6所示，主要由以下三部分组成：（1）FPGA模块，主要实现FPGA封包解包逻辑、8个10/100MMACs、LVDS高速总线控制器以及SDRAM存储器控制器。（2）SDRAM模块，主要实现网络数据帧的存储、转发。（3）PHYs模块，包括8个10/100M以太网PHY芯片。PHY芯片建议选RTL8208B，该芯片为8路10/100Base-T/TX和100Base-FXPHY，也可以选择RTC8201或IP101A等芯片。板采用子母板设计方式。

　　图6网络板FPGA功能模块

　　2.3FPGA功能设计

　　2.3.1系统逻辑

　　FPGA设计包括CPU板FPGA设计和网络板FPGA设计两部分。网络板的FPGA主要实现扩展网络功能和网络数据的解码功能；CPU板的FPGA主要实现CPU与FPGA之间的数据通信以及与网络板FPGA的交互数据的功能。功能如图7所示。

　　图7FPGA系统连接图

　　2.3.2FPGA逻辑功能

　　其主要功能是完成8个以太网MAC与串行的高速LVDS总线之间的通信。可以实现8个10/100MMAC与8个PHY芯片进行数据交互。为每一个MAC设计两个帧的缓冲区，每个缓冲区大小为2048字节；同时可以实现LVDS本方案考虑使用LVDS接口实现FPGA之间的互联。FPGA收到网络数据包之后，通过8b/10b编码转换成（至少）1Gbps的网络数据流，将其传输到CPU板的FPGA。

　　但由于封包解包逻辑8个以太网MAC的数据是并行的，而LVDS总线是串行的，所以还要考虑：LVDS选择性的从8个MAC读取数据传输。其选择MAC的顺序是1至8，而后绕回到1；其选择依据是当前MAC的缓冲区是否有合法的数据帧，如果有则发送，没有则直接跳过。LVDS传输的帧格式如图8所示。

　　图8LVDS帧格式

　　结论

　　本文根据智能变电站二次功能实现的工程设计，研究了智能变电站二次系统动态重构，提出了动态重构功能的硬件及软件解决方案。在研究过程中，以智能变电站二次功能实现的各个环节为基础，研究了智能变电站基于信息共享的二次设备功能软件构造技术及功能软件组件实现技术。

　　重构技术在智能变电站运行及维护工作中的自愈、自适应、自恢复等方面具有一定优势，为智能变电站二次系统提供了新的手段，增加了二次系统运行的灵活性，有利于推动变电站智能化进程。