故障信息处理测试中的边界扫描技术研讨

       论文关键词：边界扫描技术　JTAG　边界扫描设计

　　论文摘要：边界扫描技术是一种完整的、标准化的可测性设计方法，它提供了对电路板上元件的功能、互连等进行测试的一种统一方案，极大地提高了系统测试的效率。该文详细介绍了边界扫描测试的原理、结构，讨论了边界扫描测试技术的应用。

　　集成电路的发展，特别是VLSI的出现和表面安装工艺（SMT）的使用，使复杂的数字系统和A－SIC的测试变得越来越困难。鉴于此，联合测试行动组（JTAG）致力于可测性设计方法——边界扫描技术的标准化工作，并于1990年被IEEE接纳，形成了IEEE 1149.1“测试存取口及边界扫描设计”标准。JTAG标准通过边界扫描技术使IC各管脚的可控制性和可观察性达到了100％，支持从器件级直至系统级的测试。

　　1 边界扫描技术的基本原理

　　边界扫描技术的工作原理是：JTAG测试仪器使用一个四线测试接口，将测试数据以串行方式由TDI输入到边界扫描寄存器中，通过TMS发送测试控制命令，经TAP控制器控制边界扫描单元完成测试数据的加载和响应数据的采集。最后，测试响应数据以串行扫描方式由TDO送出到JTAG测试仪器。JTAG测试仪器将捕获到的响应数据与期望的响应进行比较，如果数据一致，则说明无故障存在。

　　边界扫描测试总线由四个（另有一个TRST＊为可选）专用引脚组成：测试数据输入（TestData In，TDI）、测试数据输出（TestData Ou，t TDO）、测试模式选择（TestMode Selec，t TMS）和测试时钟（TestClock，TCK）。主要完成测试矢量输入、测试相应输出和测试控制。器件内边界扫描结构主要由测试存取口（TestAccessPor，t TAP）、TAP控制器（TAPController）、指令寄存器（Instruction Register，IR）和测试数据寄存器（DataRegister，DR）等组成。

　　边界扫描测试的所有操作都是经由测试访问端口，在TAP控制器的统一管辖之下实现的。TAP控制器是一个16位有限状态机，在TCK的上升沿时刻，TAP控制器利用TMS管脚的控制信号控制IC中的边界扫描单元进行状态转换、测试数据的加载和测试响应数据的采集。测试指令和数据通过TDI输入到测试逻辑，从TDI送入的数据在一定的周期（由指令或是测试数据寄存器决定）后将输出至TDO。简而言之，TAP提供了将指令／数据位流（bit stream）移位进入，或者移位出核心逻辑的机制。当其为指令位流时，用来选择测试逻辑的哪个寄存器为有效。当其为测试数据位流时，用来传送适当的激励／响应到测试逻辑的当前有效组件中。

　　2 边界扫描测试方法

　　应用边界扫描技术，可实现器件间互连通路测试、器件和电路板的静态功能测试和器件自测试。不同的测试在不同的工作方式下进行。这些工作方式可以通过加载相应指令到指令寄存器来选择。

　　2.1 内测试（IN TEST）

　　内测试测试IC本身的逻辑功能，即测试电路板上集成电路芯片的内部故障。测试向量由TDI输入，并通过扫描路径移位将测试向量施加到芯片的核心逻辑输入端，边界扫描寄存器的输出单元捕获核心逻辑的输出值即响应向量，根据输入向量和输出响应，就可以对电路板上各芯片的内部工作状态做出测试分析。

　　在进行内测试时，通过边界扫描测试总线发送自测试 “RUNBIST”命令，将芯片配置为自测试模式，自动完成测试矢量加载和测试响应分析，并通过边界扫描测试总线输出测试结果。

　　2.2 外测试方式（EXTEST）

　　外测试用于检测各集成电路间连线以及板级互连故障，包括短路故障和断路故障。此时边界扫描寄存器把IC的内部逻辑与被测板上其他元件隔离开来。

　　器件间的互连通路测试是边界扫描技术的基本测试类型之一。基本方法为：从互连网络一端的边界扫描单元加载输入值，发出外部测试“EXTEST”命令，然后通过互连网络另一端的边界扫描单元读出响应值，根据输入输出结果即可判断是否存在互连通路上的故障。

　　在电路板的测试中出现最频繁的是断路和短路故障，传统的逐点检查的方法既麻烦又费时，而通过边界扫描技术的外部测试方式，把从TDO端输出的边界扫描寄存器的串行信号与正确的信号相比较，就可以方便有效地诊断出电路板引线及芯片引脚间的断路和短路故障。这是边界扫描技术一个非常显著的优点。

　　2.3 采样测试方式（SAMPLE／RELOAD）

　　采样测试方式用于对一个正在运行的系统进行实时监控。当集成电路芯片处于正常工作状态下，将其数据采样下来，经扫描路径送出来检查系统的性能。

　　采样测试在捕捉阶段从输入端并行输入引脚的数据，为外测试做准备。输入单元移出器件标识（ID Code）：选择旁路寄存器，使数据在电路芯片间快速移位，可以观察IC正常工作时输入、输出引脚的数据流。

 　　此外还有多种测试指令，他们的存在和不断扩充，使边界扫描技术的应用得以拓展和延伸，为集成电路的测试提供有效方法。

　　3 边界扫描链路的实现

　　3.1 扫描器件的设置

　　电路板进行设计时，首先要进行测试性的优化设计，主要有基于贪婪策略的次优算法和基于色数理论的优化算法，对电路板上的器件及引脚进行优化，目的就是设置最少的测试点获得最大测试覆盖面。根据文献中的算法，对故障信息处理计算机电路的分析设置的测试点主要包括数据和地址总线、片选信号、DSP的读写信号等进行设置边界扫描点。

　　设计扫描电路时主要有扫描器件直接替换和扫描结构置入两个途径。如果电路中的器件存在同功能的边界扫描器件，则采用器件直接替换；对不存在同功能的边界扫描器件的元器件则采用扫描结构置入法来实现扫描测试。故障信息处理计算机电路中的FPGA、CPLD就直接支持边界扫描功能；开关量模块中的缓存器都存在同功能的扫描器件。其他测试点采用扫描结构置入法实现边界扫描。首先进行简单的缓冲器、收发器、驱动器扫描器件的测试，最后进行FPGA、CPLD的扫描。

　　3.2 边界扫描控制

　　整个系统的边界扫描控制程序存储在故障信息处理计算机中的，由计算机来协调实施整个测试过程，边界扫描控制器接口可以在FPGA中实现，并负责向其他的电路板发送测试数据，完成分系统的边界扫描测试。选用Alter公司的Cyclone系列FPGA芯片，型号是EP1C12F256C6。边界扫描测试结果经过边界扫描控制器传回DSP进行处理。FPGA中应用的是NIOSⅡ处理器单元，程序并用VHDL语言编写。

　　4 结束语

　　边界扫描技术提供了从元器件到板级直至系统级的完整测试保障方案，已经成为可测性设计的关键技术。随着边界扫描技术的发展和支持边界扫描的芯片增加，在整个板级利用边界扫描技术进行可测性设计成为一种必然趋势。JTAG不仅能测试集成电路芯片的输入／输出管脚的状态，而且能够测试芯片内部工作情况以及直至引线极的断路和短路故障。对芯片管脚的测试可以提供100％的故障覆盖率，且能实现高精度的故障定位。

因此将边界扫描技术广泛应用于军用电子设备的设计和研制当中，对降低军事装备系统的测试成本以及提高部队战斗力都具有重要的意义。本文结合一个具体的故障信息处理系统，给出了边界扫描技术在该系统中的设计应用，经过仿真验证、硬件测试，达到了系统设计的功能及指标要求。因此，故障信息处理与边界扫描技术结合，能够快速完成多种电路的测试与诊断，具有广阔的应用前景。

　　参考文献：

　　[1] 王孜，刘洪民，吴德馨.边界扫描测试技术[J].半导体技术，2002(9).
　　[2] 赵红军，杨日杰，崔坤林，等.边界扫描测试技术的原理及其应用[J]. 现代电子技术，2005(11).
　　[3] 马少霞，孟晓风，钟波.基于边界扫描技术的测试系统设计[J].电子技术应用，2006(1).
　　[4] 俞梁英.边界扫描在PCB测试中的应用[J].山东轻工业学院学报(自然科学版)，2007(3).
　　[5] 徐建洁，李岳，胡政.边界扫描测试系统软件设计与实现[J].计算机测量与控制，2006(7).
　　[6] 倪军，杨建宁.基于边界扫描技术的数字系统测试研究[J].电子技术应用，2006，(09).
　　[7] 杨虹，徐超强，侯华敏.基于边界扫描技术的集成电路可测性设计[J].重庆邮电学院学报(自然科学版)，2006(6).
　　[8] 陈晓梅，孟晓风，钟波，等.边界扫描技术的优化设计[J].电子测量技术，2006，(3).
　　[9] 雷加，黄新，颜学龙，等.系统级边界扫描测试系统的设计与实现[J].电子测量技术，2006(4).
　　[10] 程云波，方葛丰.基于边界扫描技术的电路板可测性设计分析[J].电子测量技术，2007(7).